• 侵權投訴

    4位HRRG計算機的CPU寄存器和指令解析

    電子設計 ? 2021-04-23 15:15 ? 次閱讀

    如果將自己限制為僅16條指令,那么應該選擇哪一條,以及如何在不掉隊的情況下進行管理?

    在我從頭開始構建4位HRRG(Heath Robinson,Rube Goldberg)計算機的項目的一篇專欄中,我們介紹了CPU寄存器和指令集。您可能還記得,由于我們只有4位數據總線(以及12位地址總線),因此我們選擇了只有2 ^ 4 = 16條指令以及2 ^ 4 = 16個CPU寄存器。

    o4YBAGCCcmSAa53qAASaZ-lsLgg407.png

    HRRG的CPU寄存器和指令。(來源:馬克斯·麥克菲爾德(Max Maxfield)

    為了確保我們都敲打同一鼓音,讓我們提醒自己,六個通用寄存器R0至R5用于存儲數據值并“累加”任何算術或邏輯運算的結果。狀態寄存器S0和S1主要用于存儲任何算術或邏輯運算的狀態結果,例如,相減的結果是否為零。

    程序計數器(PC)用于跟蹤CPU在程序中的當前位置。堆棧指針(SP)用于跟蹤堆棧的頂部。索引寄存器(IX)主要用于保存計數值或用于訪問內存的偏移量。中斷向量(IV)用于保存稱為中斷服務路由(ISR)的特殊子程序類型的內存地址。

    引入堆棧指針
    我們將考慮所有這些小寄存器流氓如何在以后的專欄中詳細介紹它們的魔力,但是如果萬一這對您來說是新手,則簡要描述一下SP的操作可能是一個好主意。

    我們大多數人都去過自助餐廳,在該餐廳中,一堆餐盤堆疊在基于彈簧的機構上。假設您是負責將印版裝入機械裝置的人。我們還假設板編號為(1、2、3…),并且是一名強迫癥工程師,這是將前三個板裝入機械裝置的順序,如下所示:

    pIYBAGCCcnGAROU7AAWw5TNfg0s584.png

    基于Spring的自助餐廳板塊存儲機制(來源:Max Maxfield)

    現在,假設有一個顧客進來,伸手去拿盤子。當然,它們將檢索您添加到堆棧頂部的最后一塊盤子(在我們的示例中為3)。在計算方面,這種形式的存儲和檢索將被歸類為后進先出(LIFO)過程。

    好吧,我們的SP的工作方式與此類似。在程序開始時,我們將使用內存中某個區域的某個位置的地址加載SP,而該內存將不會用于其他任何用途。隨后,每次執行PUSH操作時,CPU會將指定的數據寫入SP當前指向的存儲位置(“堆棧頂部”),然后遞增SP使其指向下一個空閑位置。相比之下,每次執行POP操作時,CPU都會先將SP遞減以指向堆棧頂部的數據,然后從堆棧中讀取該數據并將其存儲在我們告訴它的任何位置。

    引入6502

    出于以下討論的目的,我們將使用MOS技術6502提供比較的基礎。6502于1975年推出,具有8位數據總線和16位地址總線,其寄存器包括一個8位累加器寄存器(A),兩個8位索引寄存器(X和Y),一個7位寄存器。位處理器狀態標志寄存器(P),8位堆棧指針(S)和16位程序計數器(PC)。

    與HRRG不同,在HRRG中,我們可以用所需的任何值加載12位SP,而6502的8位SP在加電時會自動加載$ 00(請記住,我們使用“ $”字符表示十六進制值),堆棧的起始地址固定為$ 0100。這意味著6502的堆棧地址空間被限制為跨越256個地址,從$ 0100到$ 01FF。

    盡管與今天的微處理器產品相比,6502看起來很簡單,但是在推出之初它就被認為是非常了不起的,尤其是它的價格合理(1975年為25美元)。許多人繼續基于此處理器創建令人驚嘆的項目,例如此基于6502的虛擬現實(VR)系統。并且6502的新形式不斷出現在現場,例如MOnSter 6502 CPU。

    此外,與HRRG不同,在HRRG中,我們可以向12位中斷向量(IV)加載所需的任何值,而6502則硬接線以在內存地址$ FFFE和$ FFFF中查找以檢索其16位中斷向量,其中這個2字節的值將由用戶加載到內存中(當我們說“由用戶”時,我們的意思是“由用戶程序”)。

    在2 ^ 8 = 256種可能的操作碼(指令)中,原始6502使用151將其組織為56條指令(取決于指令),一種或多種尋址模式。根據指令和尋址方式的不同,6502操作碼可能需要零個,一個或兩個字節作為操作數。因此6502機器指令的長度從1到3個字節不等。

    MOV(加載和存儲)

    6502允許用戶將值從存儲器加載到其累加器(A)和其索引寄存器(X和Y)中。同樣,它允許用戶將這些寄存器中的值存儲到內存中。所有這些都需要六個指令,如下所示:

    LDA(加載累加器)

    LDX(加載X寄存器)

    LDY(加載Y寄存器)

    STA(存儲累加器)

    STX(存儲X寄存器)

    STY(存儲Y寄存器)

    相比之下,HRRG具有單個MOV指令,根據其操作數,該指令可用于從寄存器到寄存器,寄存器到內存,內存到寄存器以及內存到內存中移動(復制)數據。此外,這些說明適用于HRRG的所有寄存器(即使這樣做沒有任何意義,請參見下文)。

    INC(遞增)和DEC(遞減)

    6502允許用戶在指定的存儲位置或其索引寄存器(X和Y)中對值進行遞增(加1)和遞減(從中減去1)。為此,它需要執行以下六個指令:

    INC(增加存儲單元的內容)

    INX(增加X寄存器的內容)

    INY(增加Y寄存器的內容)

    DEC(減少存儲單元的內容)

    DEX(減少X寄存器的內容)

    DEY(遞減Y寄存器的內容)

    “如何增加或減少累加器的內容?”我聽到你哭了。好吧,為了用6502做到這一點,您將必須執行常規的加法或減法運算,如本專欄的稍后部分所述。

    相比之下,HRRG的INC和DEC指令可用于增加內存位置以及CPU的4位和12位寄存器中任何一個的內容。

    “什么?任何寄存器-甚至程序計數器?”我聽到你緊張地尖叫。是的,即使似乎沒有必要,您也可以在任何寄存器上使用這些指令。例如,增加程序計數器(PC)通常被認為是一件壞事,但是HRRG允許在機器代碼和底層硬件中這樣做。

    我們可能會在匯編器中標記某些“傻瓜”(我們將在以后的專欄中討論),但是如果用戶決定忽略并繞過匯編器發出的任何警告和/或錯誤消息,那么就這樣吧,因為(a)在沒有大量異常和特殊情況的情況下,更易于設計可工作的硬件,(b)用戶可能會想到我們沒有想到的狡猾的使用模型,并且(c)我們不是“明智的警察”(除了還有其他事情,我沒有合適的褲子)。

    ADDC和SUBB(加減法)
    在簡單計算機上考慮加法時,通常會考慮將兩個數字加起來,例如3 + 2 =5。問題是我們可以表示的數字大小為受我們的數據總線和數據字段的寬度限制。例如,在HRRG的情況下,可以使用單個4位半字節表示0到15范圍內的無符號數或-8到+7范圍內的有符號數。

    這顯然是一個限制。幸運的是,我們可以使用多個半字節來表示我們的值。例如,在HRRG的情況下,可以使用一對4位半字節來表示0到255范圍內的無符號數或-128到+127范圍內的有符號數。

    假設我們想將兩個2點值加在一起。在這種情況下,我們將從添加兩個最低有效的半字節(LSN)開始。根據它們的值,這將導致將0或1值存儲在進位(C)狀態標志中。當我們添加下一個對點時,我們還需要包括(添加)進位標志的內容。

    一些早期的8位處理器提供了兩條加法指令,例如ADD(“無進位加法”)和ADDC(“有進位加法”)。其他用戶(例如6502)僅提供“帶進位加法”版本,并且要由用戶來實現“無帶進位加法”,方法是先將0的進位標志裝入然后執行加法。

    同樣的事情也適用于減法。在這種情況下,某些早期的8位處理器提供了兩條減法指令,例如SUB(“無借位減法”)和SUBB(“無借位減法”)。諸如6502之類的其他軟件僅提供“帶借位減法”版本,并且要由用戶來實現“無帶借物減法”,方法是先將進位標志裝入1,然后執行減法。

    “等等,我們沒有借用狀態標志,”我聽到你在抱怨。沒錯,但是在減法的情況下,進位(C)標志承擔借位(B)標志的作用?;谖ㄒ坏奈锢順酥臼沁M位標志,一些設計人員傾向于說“減去/不攜帶進位”,并使用諸如SUBC助記符之類的東西,但是,在我看來,這最終導致了更多的混亂,而不是值得的。

    最重要的是6502提供了以下兩個說明:

    ADC(帶進位加)

    SBC(帶進位減)

    此外,這些指令僅允許您將指定存儲位置的內容添加/累加到累加器的內容中,結果存儲在累加器中。

    同樣,HRRH提供以下兩個說明:

    ADDC(帶進位加)

    SUBB(帶借位減)

    但是,這些指令允許執行寄存器到寄存器,寄存器到內存,內存到寄存器以及內存到內存的加法和減法。(在我的下一篇專欄中,我們將考慮使用ADDC和SUBB指令來實現其ADD和SUB對應項的各種方式。)

    ROLC和RORC(旋轉和移位)

    可能有八個基本的旋轉和移位操作,我們可以為其分配助記符,如下所示:

    ROL(向左旋轉)

    ROR(向右旋轉)

    ROLC(通過進位標志向左旋轉)

    RORC(通過進位標志向右旋轉)

    LSHL(邏輯左移)

    ASHL(算術左移)

    LSHR(邏輯右移)

    ASHR(算術右移)正確的)

    請記住,不同的CPUS的設計人員對這種事情使用各種不同的助記符。我上面顯示的那些對我來說最有意義?,F在,如果我們決定(但沒有決定)在我們的4位HRRG中實現所有這8條指令,則其動作的圖形表示如下所示:

    pIYBAGCCcrWAPH0jAAEm7AD14eM019.png

    各種可能的移位和旋轉操作的動作(來源:Max Maxfield)

    對于ROL(向左旋轉),所有位都向左移動一位;同樣,從概念上講“掉落到末端”的最高有效位(MSB)被復制到最低有效位(LSB)和進位標志。相比之下,在ROR(向左旋轉)的情況下,所有位都向右移一位;同樣,從概念上講“從末端掉下來”的LSB也被復制到MSB和進位標志中。

    除了將進位標志的原始內容復制到LSB之外,ROLC(通過進位向左旋轉)與ROL非常相似。同樣,除了進位標志的原始內容被復制到MSB中外,RORC(從進位向右旋轉)與ROR非常相似。

    LSHL(邏輯左移)操作與ROL(左旋轉)和ROLC(左移通過貓)操作非常相似,不同之處在于將0復制到LSB中。同樣,LSHR(邏輯右移)操作與ROR(右移)和RORC(右移進位)操作非常相似,不同之處在于將0復制到了MSB中。

    ASHL(算術左移)操作在功能上與LSHL(邏輯左移)相同-兩者均導致將0復制到LSB中-因此,沒有設計者會費心將它們作為單獨的指令在CPU中實現。另一方面,在編寫程序時,我們可能更喜歡使用兩種不同的助記符作為注釋形式,以提醒自己(和其他讀者)我們在捕獲代碼時的想法。

    最后,ASHR(算術右移)與LSHR(邏輯右移)類似,不同之處在于MSB(符號位)被自身復制回去(另請參見“C / C ++>移位運算符的工作方式”)。

    對于HRRG(僅限16條指令),我們決定只實施八個基本旋轉和移位中的兩個:

    ROLC(通過進位標志向左旋轉)

    RORC(通過進位標志向右旋轉)

    我們選擇這兩項的原因是,很容易將它們用作實現其他指令功能的基礎。(在下一篇專欄中,我們將考慮使用ROLC和RORC指令來實現其ROL,ROR,LSHL,LSHR,ASHR和ASHR對應項的各種方式。)

    AND,OR,XOR和CMP(邏輯運算)
    這些指令的工作方式與該星球上幾乎所有其他處理器上的指令工作方式相似,因此我們在這里不會花太多時間。只需說6502的AND(邏輯與),EOR(異或)和ORA(異或)僅允許您對累加器的內容執行操作,并在內存中保存另一個值,并將結果存儲在蓄能器。相比之下,HRRG的AND,OR和XOR等效項支持寄存器到寄存器,寄存器到內存以及內存到寄存器操作。

    對于HRRG的CMP(比較指令),它也支持寄存器到寄存器,寄存器到內存,內存到寄存器和內存到內存操作,將比較的兩個值視為是無符號的二進制值。

    CLR和SET(位操作)
    一些處理器提供了一組指令,可用于清除或設置狀態寄存器中的各個位。例如,6502支持七種這樣的指令:

    CLC(清除進位標志)

    CLD(清除十進制模式標志)

    CLI(清除中斷禁止標志)

    CLV(清除溢出標志)

    SEC(設置進位標志)

    SED(設置十進制模式標志)

    SET(設置中斷禁止標志)

    HRRG沒有提供任何這些說明,但是如果提供了這些說明,它們的經濟學原理將如下所示(正如我們所看到的,這是我瘋狂的原因):

    CLRN(清除負標志)

    CLRZ(清除零標志)

    CLRC(清除進位標志)

    CLRO(清除溢出標志)

    CLRI(清除中斷屏蔽標志)

    SETN(設置負標志)

    SETZ(設置零標志)

    SETC(設置進位標志)

    SETO(設置溢出標志)

    SETI(設置中斷屏蔽標志)

    SETH(設置停止標志)

    觀察到沒有CLRH(清除暫停標志)。這是因為一旦暫停標志設置為1,重置它的唯一方法就是觸發一個中斷(假設中斷屏蔽標志設置為1)或重置機器。

    關鍵是我們可以使用AND和OR邏輯運算來實現所有這些指令。假設我們想將進位標志(狀態寄存器S0中的位2)清除為0,我們可以通過將S1的內容與%1011進行“與”操作(請記住,我們使用'%'字符來表示二進制值)來實現。同樣,如果要將進位標志設置為1,可以通過將狀態寄存器S0的內容與%0100進行邏輯或運算來實現。

    綜上所述,在編寫匯編代碼時最好有位操作指令對我們可用,因此我們將在下一節中討論如何使用匯編器將它們添加到庫中。

    推入和彈出(或拉出)
    這些指令用于將值壓入堆棧并再次彈出(或拉出)它們。在6502的情況下,有6條與堆棧相關的指令(請記住,正如我們前面所討論的),6502的8位堆棧指針本身在上電時會自動加載$ 00。

    TSX(將堆棧指針的值傳輸到索引寄存器X)

    TXS(將索引寄存器X的內容傳輸到堆棧指針)

    PHA(將累加器的內容推送到堆棧)

    PHP(將處理器狀態寄存器的內容推送到棧上)

    PLA(將棧頂上的值拉到累加器中)

    PLP(將棧頂上的值拉到處理器狀態寄存器中)

    對于HRRG,我們只有兩個說明:

    PUSH(將所選寄存器或存儲器位置的內容推入堆棧)

    POP(將堆棧頂部的值彈出到所選寄存器或存儲器位置)

    HRRG的指令可用于任何CPU的寄存器或存儲器位置。此外,HRRG的MOV指令提供(并超過了)6502的TSX和TXS指令的功能。

    JMP,JSR和相關指令

    JMP(無條件跳轉)指令允許CPU跳轉到程序的另一部分。JSR指令告訴CPU跳轉到子例程。JSR通常的工作方式是用戶將所有相關信息壓入堆棧,然后調用JSR。反過來,CPU將程序計數器(PC)中的返回地址壓入堆棧,然后跳轉到子例程。

    仍在談論這通常的工作方式,在子例程的末尾,使用RTS(從子例程返回)指令將返回地址從堆棧頂部彈出到程序計數器(PC)中,然后將我們返回主程序。程序。

    還值得注意的是,中斷服務程序(ISR)的作用有點類似于子程序,因為該中斷將導致CPU在服務該中斷之前將返回地址推入堆棧的頂部。在ISR的末尾,使用RTI(中斷返回)指令將返回地址彈出堆棧頂部,然后將我們返回主程序。

    6502擁有以下所有四個說明:

    JMP(無條件跳轉)

    JSR(跳轉到子程序)

    RTS(從子程序返回)

    RTI(從中斷返回)

    處理器還將支持一堆指令,這些指令將根據狀態標志的狀態觸發跳轉(或分支)。例如6502提供了八種這樣的指令,如下所示:

    BCC(科若進位標志清除)

    BCS(科若進位標志組)

    BEQ(如果科零標志集)

    BMI(分公司如果負數標記組)

    BNE(分公司如果零標志清除)

    BPL(分公司如果負數標記清除)

    BVC

    BVS(如果設置了溢出標志則分支)(如果設置了溢出標志則分支)

    與6502的JMP和JSR指令允許CPU在其16位地址空間內跳轉到任何地方不同,這些分支指令使用帶符號的8位相對地址將控制權轉移到位于前127個字節(后)和128個字節內的目標。分支指令后(之前)的字節數。程序往往會進行很多跳轉,例如循環循環,因此在時鐘有限的日子里,使用1字節的分支地址而不是2字節的跳轉地址可能會節省大量的時間和空間。速度,處理器周期和內存位置。

    對于HRRG,我們只有兩個與跳轉有關的指令:

    JMP(無條件跳轉)

    JSR(跳轉到子例程)

    我們沒有RTS或RTI指令-通過簡單地從棧頂檢索返回地址并將其使用POP指令加載到程序計數器(PC)中,可以達到相同的效果。

    事實是,實現JMP指令的方式意味著我們可以使用它來實現與具有以下指令集相同的效果:

    JMP(無條件跳轉)

    JMPN(無條件跳轉,或“從不跳轉”)*

    JPN(如果為負,則跳轉;如果N標志為1)

    JPNN(如果為非負,則跳轉;如果N標志為0),

    JPZ(如果為零,則跳轉;如果Z標志為1)

    JPNZ(如果不為零則跳躍;如果Z標志為0)

    JPC(如果進位則跳躍;如果C標志為1)

    JPNC(如果不進位則跳躍;如果C標志為0)

    JPO(如果溢出則跳躍;如果O標志為1)

    JPNO(如果不溢出則跳轉;如果O標志為0)

    JPI(如果中斷屏蔽則跳轉;如果I標志為1)**

    JPNI(如果沒有中斷屏蔽則跳轉;如果I標志為0)**

    JPH(如果暫停則跳轉;如果H標志為1)***

    JPNH(如果不停止則跳轉;如果H標志為0)**

    注意* JMPN(“永不跳轉”)可用于調試目的。

    注意**基于I標志為0或1或H標志為0的狀態進行的跳轉不是特別有用,因為程序員已經知道這些標志包含的內容(與N,Z,C和O不同)標志,其值取決于算術和邏輯運算的結果)。但是,它們是通過執行HRRG的JMP指令的方式來實現的。

    注意*** JPH(如果H標志為1,則跳轉)是完全沒有意義的,這是因為一旦程序將此標志設置為1,CPU就會停止操作,并且只能通過觸發中斷來重置該標志(假定中斷屏蔽標志設置為1)或通過重置機器,因此此處僅出于完整性考慮而包含此指令。

    對于大多數處理器,JSR(跳轉到子例程)指令的行為與JMP(無條件跳轉)指令的行為類似;也就是說,沒有與JPN,JPNN等等效的JSR。但是,由于HRRG的指令體系結構,我們可以使用JSR來實現與以下指令相同的效果:

    JSR(無條件JSR)

    JSRN(無條件JSR)*

    JSN(JSR如果為負;如果N標志為1)

    JSNN(JSR如果不是負;如果N標志為0)

    JSZ(JSR如果為零;如果Z標志為1)

    JSNZ(如果不是零,則為JSR;如果Z標志為0;則為JSR);如果是

    JSC,如果是進位;如果C標志為1;則為

    JSNC;如果不是,則為JSR;如果C標志為0,則為

    JSO;如果是溢出,則為JSR;如果O標志為1,

    則為JSNO。(如果沒有溢出,則為JSR;如果O標志為0,則為JSR)

    JSI(如果是中斷屏蔽,則為JSR;如果I標志為1))**

    JSNI(如果不是中斷屏蔽,則為JSR;如果I標志為0)**

    JSH(如果暫停,則為JSR;如果H標志是1)***

    JSNH(如果不停止,則為JSR;如果H標志為0)**

    注意*,**和***;對于上述各種跳轉指令,適用相同的警告。

    編輯:hfy

    收藏 人收藏
    分享:

    評論

    相關推薦

    雙CAN冗余通信系統的設計方案與應用分析

    雖然CAN協議本身具有較強的檢錯糾錯能力,但在工業控制現場,插頭連接的不牢固、傳輸介質的損壞或總線驅....
    的頭像 電子設計 發表于 05-05 10:03 ? 62次 閱讀
    雙CAN冗余通信系統的設計方案與應用分析

    如何徹底搞懂Nginx知識網結構

    1.Nginx知識網結構圖 Nginx是一個高性能的HTTP和反向代理服務器,特點是占用內存少,并發....
    的頭像 Linux愛好者 發表于 05-03 14:15 ? 46次 閱讀
    如何徹底搞懂Nginx知識網結構

    程序在計算機中究竟是如何運行起來的?

    本文并不會深入底層寄存器指令與硬件等內容,只是借此主題為后續內存管理章節作掃盲,并幫助各位對分層存儲....
    的頭像 Linux愛好者 發表于 05-03 14:12 ? 53次 閱讀
    程序在計算機中究竟是如何運行起來的?

    功能與寄存器之間的關系說明

    Overview 功能與寄存器之間的關系說明 發射功率控制 TX功率由TX通路的模擬衰減值和數字衰減....
    的頭像 電子發燒友網工程師 發表于 05-03 13:44 ? 49次 閱讀
    功能與寄存器之間的關系說明

    中斷源寄存器有哪幾種類型

    中斷源寄存器包括定時器/計數器控制寄存器TCON和串行通信口控制寄存器SCON。
    的頭像 陳翠 發表于 05-01 17:18 ? 31次 閱讀
    中斷源寄存器有哪幾種類型

    內部寄存器有哪幾種類型

    BX與BP在應用上的區別,作為通用寄存器,二者均可用于存放數據;作為基址寄存器用BX表示所尋找的數據....
    的頭像 陳翠 發表于 05-01 17:11 ? 38次 閱讀
    內部寄存器有哪幾種類型

    基于使用PERSEUS-3計算機自制機器語言編程

    2007年,我開發了一種名為PERSEUS-3的計算機,以克服1980年自制的機器語言計算機遭受的挫....
    的頭像 lhl545545 發表于 05-01 10:03 ? 115次 閱讀
    基于使用PERSEUS-3計算機自制機器語言編程

    嵌入式開發中中斷與輪詢的內涵與區別

    摸水了一周,準備在家里好好敲敲代碼,趕趕稿子,正當我專心輸出的時候,被老婆打斷了。 娃拉臭了,趕緊過....
    的頭像 strongerHuang 發表于 04-30 11:51 ? 164次 閱讀
    嵌入式開發中中斷與輪詢的內涵與區別

    新形勢下的安全邊界防護解決方案

    4月28日,429首都網絡安全日活動在北京國家會議中心正式拉開帷幕。兆芯展臺上,豐富多樣的網安解決方....
    的頭像 兆芯 發表于 04-30 11:28 ? 285次 閱讀
    新形勢下的安全邊界防護解決方案

    全網最全科普FPGA技術知識

    FPGA 是可以先購買再設計的“萬能”芯片。FPGA (Field Programmable Gat....
    的頭像 FPGA之家 發表于 04-30 11:13 ? 227次 閱讀
    全網最全科普FPGA技術知識

    STM32F4單片機開發指南之寄存器

    本章,主要向大家簡要介紹我們的實驗平臺:ALIENTEK探索者STM32F4開發板。通過本章的學習,....
    發表于 04-30 10:51 ? 49次 閱讀
    STM32F4單片機開發指南之寄存器

    不拆解PLC內部 都不知道它厲害!

    PLC,可編程邏輯控制器,是工業自動化中最常用的控制器,也是電氣自動化工程師最為熟悉的自動化產品。如....
    的頭像 工控論壇 發表于 04-30 10:48 ? 207次 閱讀
    不拆解PLC內部 都不知道它厲害!

    西門子PLC_CPU的冷啟動、暖啟動、熱啟動的區別

    西門子PLC_CPU的冷啟動、暖啟動、熱啟動的區別介紹。
    發表于 04-30 10:33 ? 29次 閱讀
    西門子PLC_CPU的冷啟動、暖啟動、熱啟動的區別

    簡述什么GPU什么是顯卡及他們之間的區別

    什么是顯卡? 顯卡(Video card,Graphics card)全稱顯示接口卡,又稱顯示適配器....
    的頭像 新機器視覺 發表于 04-30 09:58 ? 148次 閱讀
    簡述什么GPU什么是顯卡及他們之間的區別

    賽默斐視薄膜表面瑕疵在線檢測儀實時在線表面質量檢測

    將工業線陣CCD 相機架設在生產線上方,同時采用高亮的LED線性聚光冷光源進行背打光,通過線陣CCD....
    發表于 04-30 09:57 ? 52次 閱讀
    賽默斐視薄膜表面瑕疵在線檢測儀實時在線表面質量檢測

    S7-300將SINAMICS-S120連接至T-CPU

    S7-300將SINAMICS-S120連接至T-CPU的方法說明。
    發表于 04-30 09:49 ? 7次 閱讀
    S7-300將SINAMICS-S120連接至T-CPU

    西門子PLC密碼三種保護級別和程序塊加密方法

    西門子PLC密碼三種保護級別和程序塊加密方法說明。
    發表于 04-30 09:45 ? 12次 閱讀
    西門子PLC密碼三種保護級別和程序塊加密方法

    請問怎樣去設計一種短幀交織器?

    介紹一種用CPLD實現的短幀交織器的設計方案。...
    發表于 04-30 07:09 ? 0次 閱讀
    請問怎樣去設計一種短幀交織器?

    有什么方法可以保證視頻設計的安全性嗎?

    如何利用FPGA的新功能來保證視頻設計的安全性?...
    發表于 04-30 06:59 ? 0次 閱讀
    有什么方法可以保證視頻設計的安全性嗎?

    一種基于Windows的圖形界面軟件——Wisman

    一種基于Windows的圖形界面軟件——Wisman
    發表于 04-30 06:14 ? 0次 閱讀
    一種基于Windows的圖形界面軟件——Wisman

    高通收購NUVIA之后CPU的重大轉變

    高通(Qualcomm)1月13日宣布,將以14億美元收購NUVIA——這家初創公司由最初參與了蘋果....
    的頭像 ssdfans 發表于 04-29 15:19 ? 542次 閱讀
    高通收購NUVIA之后CPU的重大轉變

    內聯匯編很可難嗎 看完這篇文章就能搞定!

    一、基本 asm 格式 1. 語法規則 2.?test1.c 插入空指令 3. test2.c?操作....
    的頭像 嵌入式ARM 發表于 04-29 13:57 ? 105次 閱讀
    內聯匯編很可難嗎 看完這篇文章就能搞定!

    如何利用基礎門電路進行加法計算和觸發器

    二進制加法 我已經忘了是什么時候學的加法了,應該是小學吧,先學10以內的,再學100以內的,然后不管....
    的頭像 嵌入式ARM 發表于 04-29 11:06 ? 128次 閱讀
    如何利用基礎門電路進行加法計算和觸發器

    關于指針類型8個例子詳細解析

    int **va;這是一個整型的二級指針,用于存放一個內存的地址,該地址對應的內存中存放了另一個整型....
    的頭像 玩轉單片機 發表于 04-28 17:11 ? 275次 閱讀
    關于指針類型8個例子詳細解析

    解析Roofline模型實踐

    在多核異構的時代,軟件人員普遍面臨的一個困惑是,面對如此復雜的系統,應該如何部署我們的算法,是應該讓....
    的頭像 Linuxer 發表于 04-28 16:14 ? 127次 閱讀
    解析Roofline模型實踐

    LR-LINK聯瑞四光口千兆以太網卡產品特性介紹

    自全球貿易戰爭爆發以來,以美國為首的西方國家對我國商品進行經濟制裁和科技封鎖,包括以華為、中興在內的....
    發表于 04-28 15:32 ? 74次 閱讀
    LR-LINK聯瑞四光口千兆以太網卡產品特性介紹

    LR-LINK聯瑞推出全新支持萬兆電口的服務器系列網卡

    LR-LINK聯瑞推出全新支持萬兆電口的服務器系列網卡,該系列網卡主要有三款,分別是萬兆雙電口網卡(....
    發表于 04-28 15:27 ? 29次 閱讀
    LR-LINK聯瑞推出全新支持萬兆電口的服務器系列網卡

    解密Arm Neoverse V1和Neoverse N2平臺為下一代基礎設施帶來計算變革

    基于CMN-600的成功基礎,CMN-700在每個矢量上進一步提升了性能——從內核的數量、緩存的大小....
    的頭像 西西 發表于 04-28 15:26 ? 227次 閱讀
    解密Arm Neoverse V1和Neoverse N2平臺為下一代基礎設施帶來計算變革

    基帶處理器的一般設計原則資料下載

    電子發燒友網為你提供基帶處理器的一般設計原則資料下載的電子資料下載,更有其他相關的電路圖、源代碼、課....
    發表于 04-28 08:50 ? 14次 閱讀
    基帶處理器的一般設計原則資料下載

    什么是AES算法? 怎樣快速實現AES算法?

    什么是AES算法? 如何對AES算法進行優化? 怎樣快速實現AES算法? ...
    發表于 04-28 06:51 ? 0次 閱讀
    什么是AES算法? 怎樣快速實現AES算法?

    通過了解寄存器的功能與作用去揭秘CPU核心技術

    這篇文章就以市場應用最為廣泛的x86-x64架構為目標,通過學習了解它內部的100個寄存器功能作用,....
    的頭像 FPGA之家 發表于 04-27 14:32 ? 169次 閱讀
    通過了解寄存器的功能與作用去揭秘CPU核心技術

    大家都在加注芯片 英特爾為何一頭扎向醫療?

    你有沒有發現,生態已經成為一個言無不及的概念? 得益于互聯網大廠的加持,從BAT到TMD,生態的概念....
    的頭像 Les 發表于 04-27 11:00 ? 401次 閱讀
    大家都在加注芯片 英特爾為何一頭扎向醫療?

    一款可分擔主CPU任務的LCD液晶模塊

    新型可編程模塊的定型時,經過雙方技術人員面對面的技術交流,選定最佳的產品方案,在溝通中找到產品或系統....
    發表于 04-27 09:53 ? 19次 閱讀
    一款可分擔主CPU任務的LCD液晶模塊

    處理器的正弦計算資料下載

    電子發燒友網為你提供處理器的正弦計算資料下載的電子資料下載,更有其他相關的電路圖、源代碼、課件教程、....
    發表于 04-27 08:41 ? 8次 閱讀
    處理器的正弦計算資料下載

    求一種嵌入式系統全程喂狗策略及實現方法

    怎樣去設計看門狗電路? 喂狗策略是如何實現的? ...
    發表于 04-27 07:07 ? 0次 閱讀
    求一種嵌入式系統全程喂狗策略及實現方法

    請教uPSD3234A與K9F1208是怎樣連接的?

    K9F1208是什么? 怎樣去實現K9F1208讀/寫和擦除操作? uPSD3234A與K9F1208是怎樣連接的? ...
    發表于 04-27 06:44 ? 0次 閱讀
    請教uPSD3234A與K9F1208是怎樣連接的?

    VxWorks任務編程中有哪些常見的異常情況?

    VxWorks任務編程中有哪些常見的異常情況?
    發表于 04-27 06:43 ? 0次 閱讀
    VxWorks任務編程中有哪些常見的異常情況?

    如何去設計并實現嵌入式軟PLC系統?

    嵌入式軟PLC的總體結構有哪幾部分? 如何去設計并實現嵌入式軟PLC系統? ...
    發表于 04-27 06:27 ? 0次 閱讀
    如何去設計并實現嵌入式軟PLC系統?

    嵌入式系統是怎樣應用到企業中去的?

    請問嵌入式系統是怎樣應用到企業中去的?
    發表于 04-27 06:18 ? 0次 閱讀
    嵌入式系統是怎樣應用到企業中去的?

    怎樣去設計虛擬I2C總線軟件包VIIC?

    I2C總線使用的主工作方式有哪幾種? 怎樣去設計VIIC1.0軟件包? VIIC1.0軟件包清單有哪些? VIIC1.0有哪些應用...
    發表于 04-27 06:07 ? 0次 閱讀
    怎樣去設計虛擬I2C總線軟件包VIIC?

    74LS195A高速的硅柵CMOS器件芯片學習參考手冊

    74LS195A高速的硅柵CMOS器件芯片學習參考手冊免費下載。
    發表于 04-26 11:36 ? 24次 閱讀
    74LS195A高速的硅柵CMOS器件芯片學習參考手冊

    計算存儲驅動器如何與主機服務器交互詳解

    計算存儲將計算功能添加到存儲驅動器中逐漸成為現實。NGD,Eideticon和ScaleFlux已將....
    的頭像 存儲社區 發表于 04-26 09:14 ? 259次 閱讀
    計算存儲驅動器如何與主機服務器交互詳解

    Magny-Cours 12核微架構資料下載

    電子發燒友網為你提供Magny-Cours 12核微架構資料下載的電子資料下載,更有其他相關的電路圖....
    發表于 04-26 08:51 ? 35次 閱讀
    Magny-Cours 12核微架構資料下載

    國內處理器的指令集體系及技術來源資料下載

    電子發燒友網為你提供國內處理器的指令集體系及技術來源資料下載的電子資料下載,更有其他相關的電路圖、源....
    發表于 04-26 08:43 ? 163次 閱讀
    國內處理器的指令集體系及技術來源資料下載

    如何用S7-300與S7-400現實路由功能詳解

    “S7 路由”是在西門子 S7 產品所組成的網絡中,跨越兩個以上網段進行網絡訪問。對于大多數可編程邏....
    的頭像 機器人及PLC自動化應用 發表于 04-25 18:21 ? 330次 閱讀
    如何用S7-300與S7-400現實路由功能詳解

    CPU采用的是哈佛結構還是馮諾依曼結構?

    現代的CPU基本上歸為馮諾伊曼結構(也成普林斯頓結構)和哈佛結構。 馮洛伊曼結構就是我們所說的X86....
    的頭像 玩轉單片機 發表于 04-25 16:45 ? 316次 閱讀
    CPU采用的是哈佛結構還是馮諾依曼結構?

    DSP運營商能否轉型為從賣網絡管道轉型為賣管道+算力?

    目前制約千行百業數字化的關鍵是算力,制約工業互聯網普及關鍵是算力,就是制約無人駕駛制關鍵還是算力???...
    的頭像 通信頭條 發表于 04-25 14:56 ? 588次 閱讀
    DSP運營商能否轉型為從賣網絡管道轉型為賣管道+算力?

    CPU與哈佛結構和馮諾依曼結構之間的關系及各自特點

    馮洛伊曼結構就是我們所說的X86架構,而哈佛結構就是ARM架構。一個廣泛用于桌面端(臺式/筆記本/服....
    的頭像 嵌入式ARM 發表于 04-25 13:40 ? 163次 閱讀
    CPU與哈佛結構和馮諾依曼結構之間的關系及各自特點

    具有保護功能、適用于過程控制模擬輸出 的精密、穩健解決方案

    ADG5401F集成一個防開環開關。如果VOUT/IOUT節點遭受過壓信號,ADG5401F將啟動過....
    發表于 04-25 11:40 ? 918次 閱讀
    具有保護功能、適用于過程控制模擬輸出 的精密、穩健解決方案

    面向軌道交通自動化信息化,國產軌交計算核心板出擊

    在國家數字化發展的版圖中,作為民生工程之一的軌道交通是重中之重,因此近十年,我國以“八縱八橫”高速鐵....
    發表于 04-25 11:12 ? 156次 閱讀
    面向軌道交通自動化信息化,國產軌交計算核心板出擊

    如何在S7-1500-CPU里讀取交換機的MRP狀態

    如何在S7-1500-CPU里讀取交換機的MRP狀態。
    發表于 04-25 10:45 ? 12次 閱讀
    如何在S7-1500-CPU里讀取交換機的MRP狀態

    西門子TD-200中文手冊

    西門子TD-200中文手冊資料免費下載。
    發表于 04-25 10:41 ? 23次 閱讀
    西門子TD-200中文手冊

    S7-300_CPU之間的PROFIBUS主從通訊配置

    S7-300_CPU之間的PROFIBUS主從通訊配置說明。
    發表于 04-25 10:30 ? 22次 閱讀
    S7-300_CPU之間的PROFIBUS主從通訊配置

    如何編程使用OB組織塊

    如何編程使用OB組織塊.
    發表于 04-25 10:20 ? 15次 閱讀
    如何編程使用OB組織塊

    清華大學成立集成電路學院 龍芯3A5000國產CPU即將發布

    清華大學成立集成電路學院 從之前一個《中國集成電路產業人才白皮書(2017-2018)》可以看到,大....
    的頭像 璟琰乀 發表于 04-23 15:24 ? 1171次 閱讀
    清華大學成立集成電路學院 龍芯3A5000國產CPU即將發布

    淺談CPU、MCU、FPGA、SoC這些芯片之間有何不同

    目前世界上有兩種文明,一種是人類社會組成的的碳基文明,一種是各種芯片組成的硅基文明——因為幾乎所有的....
    的頭像 電子發燒友網工程師 發表于 04-23 11:09 ? 494次 閱讀
    淺談CPU、MCU、FPGA、SoC這些芯片之間有何不同

    CPU是怎樣訪問內存的?資料下載

    電子發燒友網為你提供CPU是怎樣訪問內存的?資料下載的電子資料下載,更有其他相關的電路圖、源代碼、課....
    發表于 04-23 08:40 ? 24次 閱讀
    CPU是怎樣訪問內存的?資料下載

    關于導熱硅脂的小知識

    許多裝機的小伙伴都知道導熱硅脂,它是涂抹在CPU上那坨灰色粘稠氣味詭異的糊狀物,用于填充CPU及散熱....
    發表于 04-22 15:55 ? 90次 閱讀
    關于導熱硅脂的小知識

    NVIDIA推出DOCA SDK加速和保護新一代數據中心

    通過 BlueField-2 DPU 和 DOCA,客戶能夠將其數據中心轉變為先進的虛擬私有云,不僅....
    發表于 04-22 13:44 ? 1401次 閱讀
    NVIDIA推出DOCA SDK加速和保護新一代數據中心

    SMV512K32-SP 16MB 防輻射 SRAM

    SMV512K32是一款高性能異步CMOS SRAM,由32位524,288個字組成??稍趦煞N模式:主控或受控間進行引腳選擇。主設件為用戶提供了定義的自主EDAC擦除選項。從器件選擇采用按要求擦除特性,此特性可由一個主器件啟動。根據用戶需要,可提供3個讀周期和4個寫周期(描述如下)。 特性 20ns讀取,13.8ns寫入(最大存取時間) 與商用 512K x 32 SRAM器件功能兼容 內置EDAC(錯誤偵測和校正)以減輕軟錯誤 用于自主校正的內置引擎 CMOS兼容輸入和輸出電平,3態雙向數據總線 3.3±0.3VI /O,1.8±0.15V內核 輻射性能放射耐受性是一個基于最初器件標準的典型值。輻射數據和批量驗收測試可用 - 細節請與廠家聯系。 設計使用基底工程和抗輻射(HBD)與硅空間技術公司(SST)許可協議下的< sup> TM 技術和存儲器設計。 TID抗擾度&gt; 3e5rad(Si) SER&lt; 5e-17翻轉/位 - 天使用(CRPLE96來計算用于與地同步軌道,太陽安靜期的SER。 LET = 110 MeV (T = 398K) 采用76引線陶瓷方形扁平封裝 可提供工程評估(/EM)樣品這些部件只用于工程評估。它們的加工工藝為非兼容流程(例如,無預燒過程等),...
    發表于 01-08 17:47 ? 262次 閱讀
    SMV512K32-SP 16MB 防輻射 SRAM

    SN74HCT273A 具有清零功能的八路 D 類觸發器

    與其它產品相比?D 類觸發器 ? Technology Family VCC (Min) (V) VCC (Max) (V) Rating Operating temperature range (C) ? SN74HCT273A HCT ? ? 2 ? ? 6 ? ? Catalog ? ? -40 to 85 ? ?
    發表于 01-08 17:46 ? 227次 閱讀
    SN74HCT273A 具有清零功能的八路 D 類觸發器

    SN74HC273A 具有清零功能的八路 D 類觸發器

    與其它產品相比?D 類觸發器 ? Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Rating Operating temperature range (C) ? SN74HC273A HC ? ? 2 ? ? 6 ? ? 8 ? ? Catalog ? ? -40 to 85 ? ?
    發表于 01-08 17:46 ? 320次 閱讀
    SN74HC273A 具有清零功能的八路 D 類觸發器

    SN74ABT16373A 具有三態輸出的 16 位透明 D 類鎖存器

    'ABT16373A是16位透明D型鎖存器,具有3態輸出,專為驅動高電容或相對低阻抗負載而設計。它們特別適用于實現緩沖寄存器,I /O端口,雙向總線驅動器和工作寄存器。 這些器件可用作兩個8位鎖存器或一個16位鎖存器。當鎖存使能(LE)輸入為高電平時,Q輸出跟隨數據(D)輸入。當LE變為低電平時,Q輸出鎖存在D輸入端設置的電平。 緩沖輸出使能(OE \)輸入可用于將8個輸出置于正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯著驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE \不會影響鎖存器的內部操作。當輸出處于高阻態時,可以保留舊數據或輸入新數據。 當VCC介于0和2.1 V之間時,器件在上電或斷電期間處于高阻態。但是,為了確保2.1 V以上的高阻態,OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 SN54ABT16373A的特點是可在-55°C至125°C的整個軍用溫度范圍內工作。 SN74ABT16373A的特點是在-40°C至85°C的溫度范圍內工作。 ...
    發表于 10-11 15:07 ? 211次 閱讀
    SN74ABT16373A 具有三態輸出的 16 位透明 D 類鎖存器

    SN74ALVCH16820 具有雙路輸出和三態輸出的 3.3V 10 位觸發器

    這個10位觸發器設計用于1.65 V至3.6 VVCC操作。 < p> SN74ALVCH16820的觸發器是邊沿觸發的D型觸發器。在時鐘(CLK)輸入的正跳變時,器件在Q輸出端提供真實數據。 緩沖輸出使能(OE)輸入可用于將10個輸出放入正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯著驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE \輸入不會影響觸發器的內部操作。當輸出處于高阻態時,可以保留舊數據或輸入新數據。 為確保上電或斷電期間的高阻態,OE \應連接到VCC通過上拉電阻;電阻的最小值由驅動器的電流吸收能力決定。 提供有源總線保持電路,用于將未使用或未驅動的輸入保持在有效的邏輯電平。不建議在上拉電路中使用上拉或下拉電阻。 特性 德州儀器廣播公司的成員?系列 數據輸入端的總線保持消除了對外部上拉/下拉電阻的需求 每個JESD的閂鎖性能超過250 mA 17 ESD保護超過JESD 22 2000-V人體模型(...
    發表于 10-11 14:49 ? 58次 閱讀
    SN74ALVCH16820 具有雙路輸出和三態輸出的 3.3V 10 位觸發器

    SN74ABT16374A 具有三態輸出的 16 位邊沿 D 類觸發器

    'ABT16374A是16位邊沿觸發D型觸發器,具有3態輸出,專為驅動高電容或相對低阻抗而設計負載。它們特別適用于實現緩沖寄存器,I /O端口,雙向總線驅動器和工作寄存器。 這些器件可用作兩個8位觸發器或一個16位觸發器。在時鐘(CLK)輸入的正跳變時,觸發器的Q輸出采用在數據(D)輸入處設置的邏輯電平。 緩沖輸出使能(OE \)輸入可用于將8個輸出置于正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯著驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE \不會影響觸發器的內部操作。當輸出處于高阻態時,可以保留舊數據或輸入新數據。 當VCC介于0和2.1 V之間時,器件在上電或斷電期間處于高阻態。但是,為了確保2.1 V以上的高阻態,OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 SN54ABT16374A的特點是可在-55°C至125°C的整個軍用溫度范圍內工作。 SN74ABT16374A的特點是在-40°C至85°C的溫度范圍內工作。 特性 ...
    發表于 10-11 11:46 ? 91次 閱讀
    SN74ABT16374A 具有三態輸出的 16 位邊沿 D 類觸發器

    SN74AHCT16374 具有三態輸出的 16 位邊沿 D 類觸發器

    'AHCT16374器件是16位邊沿觸發D型觸發器,具有3態輸出,專為驅動高電容或相對較低的電容而設計阻抗負載。它們特別適用于實現緩沖寄存器,I /O端口,雙向總線驅動器和工作寄存器。 這些器件可用作兩個8位觸發器或一個16位觸發器。在時鐘(CLK)輸入的正跳變時,觸發器的Q輸出取數據(D)輸入的邏輯電平。 緩沖輸出使能(OE \)輸入可用于將8個輸出置于正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯著驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 為了確保上電或斷電期間的高阻態,OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 OE \不會影響觸發器的內部操作。當輸出處于高阻態時,可以保留舊數據或輸入新數據。 SN54AHCT16374的特點是可在-55°C至125°C的整個軍用溫度范圍內工作。 SN74AHCT16374的工作溫度范圍為-40°C至85°C。   特性 德州儀器WidebusTM家庭成員 EPICTM(...
    發表于 10-11 11:32 ? 149次 閱讀
    SN74AHCT16374 具有三態輸出的 16 位邊沿 D 類觸發器

    CY74FCT162374T 具有三態輸出的 16 位邊沿觸發 D 類觸發器

    CY74FCT16374T和CY74FCT162374T是16位D型寄存器,設計用作高速,低功耗總線應用中的緩沖寄存器。通過連接輸出使能(OE)和時鐘(CLK)輸入,這些器件可用作兩個獨立的8位寄存器或單個16位寄存器。流通式引腳排列和小型收縮包裝有助于簡化電路板布局。 使用Ioff為部分斷電應用完全指定此設備。 Ioff電路禁用輸出,防止在斷電時損壞通過器件的電流回流。 CY74FCT16374T非常適合驅動高電容負載和低阻抗背板。 CY74FCT162374T具有24 mA平衡輸出驅動器,輸出端帶有限流電阻。這減少了對外部終端電阻的需求,并提供最小的下沖和減少的接地反彈。 CY74FCT162374T非常適合驅動傳輸線。 特性 Ioff支持部分省電模式操作 邊沿速率控制電路用于顯著改善的噪聲特性 典型的輸出偏斜< 250 ps ESD&gt; 2000V TSSOP(19.6密耳間距)和SSOP(25密耳間距)封裝 工業溫度范圍-40°C至+ 85°C VCC= 5V±10% CY74FCT16374T特點: ...
    發表于 10-11 11:28 ? 243次 閱讀
    CY74FCT162374T 具有三態輸出的 16 位邊沿觸發 D 類觸發器

    SN74ALVCH16260 具有三態輸出的 12 位至 24 位多路復用 D 類鎖存器

    這個12位至24位多路復用D型鎖存器設計用于1.65 V至3.6 VVCC操作。 SN74ALVCH16260用于必須將兩個獨立數據路徑復用到單個數據路徑或從單個數據路徑解復用的應用中。典型應用包括在微處理器或總線接口應用中復用和/或解復用地址和數據信息。該器件在存儲器交錯應用中也很有用。 三個12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或數據傳輸。輸出使能(OE1B \,OE2B \和OEA \)輸入控制總線收發器功能。 OE1B \和OE2B \控制信號還允許在A到B方向上進行存儲體控制。 可以使用內部存儲鎖存器存儲地址和/或數據信息。鎖存使能(LE1B,LE2B,LEA1B和LEA2B)輸入用于控制數據存儲。當鎖存使能輸入為高電平時,鎖存器是透明的。當鎖存使能輸入變為低電平時,輸入端的數據被鎖存并保持鎖存,直到鎖存使能輸入返回高電平為止。 確保上電或斷電期間的高阻態,OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 提供有源總線保持電路,用于保持有效邏輯電平的未使用或浮動數據輸入。 < p> SN74ALVCH16260的工...
    發表于 10-11 11:08 ? 57次 閱讀
    SN74ALVCH16260 具有三態輸出的 12 位至 24 位多路復用 D 類鎖存器

    SN74ALVCH16374 具有三態輸出的 16 位邊沿 D 類觸發器

    這個16位邊沿觸發D型觸發器設計用于1.65 V至3.6 VVCC操作。 SN74ALVCH16374特別適用于實現緩沖寄存器,I /O端口,雙向總線驅動器和工作寄存器。它可以用作兩個8位觸發器或一個16位觸發器。在時鐘(CLK)輸入的正跳變時,觸發器的Q輸出取數據(D)輸入的邏輯電平。 OE \可用于將8個輸出置于正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯著驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE \不會影響觸發器的內部操作。當輸出處于高阻態時,可以保留舊數據或輸入新數據。 為確保上電或斷電期間的高阻態,OE \應連接到VCC通過上拉電阻;電阻的最小值由驅動器的電流吸收能力決定。 有源總線保持電路將未使用或未驅動的輸入保持在有效的邏輯狀態。不建議在上拉電路中使用上拉或下拉電阻。 特性 德州儀器廣播公司的成員?系列 工作電壓范圍為1.65至3.6 V 最大tpd為4.2 ns,3.3 V ±24-mA輸出驅動在3.3 V 數據輸入...
    發表于 10-11 11:06 ? 82次 閱讀
    SN74ALVCH16374 具有三態輸出的 16 位邊沿 D 類觸發器

    SN74ALVCH16373 具有三態輸出的 16 位透明 D 類鎖存器

    這個16位透明D型鎖存器設計用于1.65 V至3.6 VVCC操作。 SN74ALVCH16373特別適用于實現緩沖寄存器,I /O端口,雙向總線驅動器和工作寄存器。該器件可用作兩個8位鎖存器或一個16位鎖存器。當鎖存使能(LE)輸入為高電平時,Q輸出跟隨數據(D)輸入。當LE變為低電平時,Q輸出鎖存在D輸入設置的電平。 緩沖輸出使能(OE)輸入可用于將8個輸出置于正常狀態邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯著驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE \不會影響鎖存器的內部操作。當輸出處于高阻態時,可以保留舊數據或輸入新數據。 為確保上電或斷電期間的高阻態,OE \應連接到VCC通過上拉電阻;電阻的最小值由驅動器的電流吸收能力決定。 有源總線保持電路將未使用或未驅動的輸入保持在有效的邏輯狀態。不建議在上拉電路中使用上拉或下拉電阻。 特性 德州儀器廣播公司的成員?系列 工作電壓范圍為1.65 V至3.6 V 最大tpd3.6 ns,3.3 V ...
    發表于 10-11 11:02 ? 134次 閱讀
    SN74ALVCH16373 具有三態輸出的 16 位透明 D 類鎖存器

    SN74LVCH16373A 具有三態輸出的 16 位透明 D 類鎖存器

    這個16位透明D型鎖存器設計用于1.65 V至3.6 VVCC操作。 特性 德州儀器寬帶總線系列成員 典型VOLP(輸出接地反彈) &lt; 0.8 V,VCC= 3.3 V,TA= 25°C 典型VOHV(輸出V < sub> OH Undershoot) &gt; 2 V在VCC= 3.3 V,TA= 25°C Ioff支持實時插入,部分 - 電源關閉模式和后驅動保護 支持混合模式信號操作(具有3.3VVCC的5V輸入和輸出電壓) < li>數據輸入端的總線保持消除了對外部上拉或下拉電阻的需求 每個JESD的閂鎖性能超過250 mA 17 ESD保護超過JESD 22 < ul> 2000-V人體模型(A114-A) 200-V機型(A115-A) 參數 與其它產品相比 D 類鎖存器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) ...
    發表于 10-11 11:00 ? 265次 閱讀
    SN74LVCH16373A 具有三態輸出的 16 位透明 D 類鎖存器

    SN74ABTH16260 具有三態輸出的 12 位至 24 位多路復用 D 類鎖存器

    SN54ABT16260和SN74ABTH16260是12位至24位多路復用D型鎖存器,用于必須復用兩條獨立數據路徑的應用中,或者從單個數據路徑中解復用。典型應用包括在微處理器或總線接口應用中復用和/或解復用地址和數據信息。該器件在存儲器交錯應用中也很有用。 三個12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或數據傳輸。輸出使能(OE1B \,OE2B \和OEA \)輸入控制總線收發器功能。 OE1B \和OE2B \控制信號還允許A-to-B方向的存儲體控制。 可以使用內部存儲鎖存器存儲地址和/或數據信息。鎖存使能(LE1B,LE2B,LEA1B和LEA2B)輸入用于控制數據存儲。當鎖存使能輸入為高電平時,鎖存器是透明的。當鎖存使能輸入變為低電平時,輸入端的數據被鎖存并保持鎖存狀態,直到鎖存使能輸入返回高電平為止。 當VCC介于0和2.1 V之間時,器件在上電或斷電期間處于高阻態。但是,為了確保2.1 V以上的高阻態,OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 提供有源總線保持電路,用于保持有效邏輯電平的未使用或浮動數據輸入。 ...
    發表于 10-11 10:51 ? 78次 閱讀
    SN74ABTH16260 具有三態輸出的 12 位至 24 位多路復用 D 類鎖存器

    SN74ABT162823A 具有三態輸出的 18 位總線接口觸發器

    這些18位總線接口觸發器具有3態輸出,專為驅動高電容或相對低阻抗負載而設計。它們特別適用于實現更寬的緩沖寄存器,I /O端口,帶奇偶校驗的雙向總線驅動器和工作寄存器。 ?? ABT162823A器件可用作兩個9位觸發器或一個18位觸發器。當時鐘使能(CLKEN)\輸入為低電平時,D型觸發器在時鐘的低到高轉換時輸入數據。將CLKEN \置為高電平會禁用時鐘緩沖器,從而鎖存輸出。將清零(CLR)\輸入設為低電平會使Q輸出變為低電平而與時鐘無關。 緩沖輸出使能(OE)\輸入將9個輸出置于正常邏輯狀態(高電平)或低電平)或高阻抗狀態。在高阻抗狀態下,輸出既不會加載也不會顯著驅動總線。高阻抗狀態和增加的驅動器提供了驅動總線線路的能力,無需接口或上拉組件。 OE \不會影響觸發器的內部操作。當輸出處于高阻態時,可以保留舊數據或輸入新數據。 輸出設計為源電流或吸收電流高達12 mA,包括等效的25- 串聯電阻,用于減少過沖和下沖。 這些器件完全符合熱插拔規定使用Ioff和上電3狀態的應用程序。 Ioff電路禁用輸出,防止在斷電時損壞通過器件的電流回流。上電和斷電期間,上電三態電路將輸出置...
    發表于 10-11 10:48 ? 68次 閱讀
    SN74ABT162823A 具有三態輸出的 18 位總線接口觸發器

    SN74ABTH162260 具有串聯阻尼電阻和三態輸出的 12 位到 24 位多路復用 D 類鎖存器

    'ABTH162260是12位至24位多路復用D型鎖存器,用于兩個獨立數據路徑必須復用或復用的應用中。 ,單一數據路徑。典型應用包括在微處理器或總線接口應用中復用和/或解復用地址和數據信息。這些器件在存儲器交錯應用中也很有用。 三個12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或數據傳輸。輸出使能(OE1B \,OE2B \和OEA \)輸入控制總線收發器功能。 OE1B \和OE2B \控制信號還允許A-to-B方向的存儲體控制。 可以使用內部存儲鎖存器存儲地址和/或數據信息。鎖存使能(LE1B,LE2B,LEA1B和LEA2B)輸入用于控制數據存儲。當鎖存使能輸入為高電平時,鎖存器是透明的。當鎖存使能輸入變為低電平時,輸入端的數據被鎖存并保持鎖存狀態,直到鎖存使能輸入返回高電平為止。 B端口輸出設計為吸收高達12 mA的電流,包括等效的25系列電阻,以減少過沖和下沖。 提供有源總線保持電路,用于保持有效邏輯電平的未使用或浮動數據輸入。 當VCC介于0和2.1 V之間時,器件在上電或斷電期間處于高阻態。但是,為了確保2.1 V以上的高阻態,OE \應通過...
    發表于 10-11 10:45 ? 82次 閱讀
    SN74ABTH162260 具有串聯阻尼電阻和三態輸出的 12 位到 24 位多路復用 D 類鎖存器

    SN74ABT162841 具有三態輸出的 20 位總線接口 D 類鎖存器

    這些20位透明D型鎖存器具有同相三態輸出,專為驅動高電容或相對低阻抗負載而設計。它們特別適用于實現緩沖寄存器,I /O端口,雙向總線驅動器和工作寄存器。 ?? ABT162841器件可用作兩個10位鎖存器或一個20位鎖存器。鎖存使能(1LE或2LE)輸入為高電平時,相應的10位鎖存器的Q輸出跟隨數據(D)輸入。當LE變為低電平時,Q輸出鎖存在D輸入設置的電平。 緩沖輸出使能(10E或2OE)輸入可用于放置輸出。相應的10位鎖存器處于正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯著驅動總線。 輸出設計為吸收高達12 mA的電流,包括等效的25- 用于減少過沖和下沖的串聯電阻。 這些器件完全適用于使用I的熱插入應用關閉并啟動3狀態。 Ioff電路禁用輸出,防止在斷電時損壞通過器件的電流回流。上電和斷電期間,上電三態電路將輸出置于高阻態,從而防止驅動器沖突。 為確保上電或斷電期間的高阻態, OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 OE \不影響鎖存器的內部操作。當輸出處于高阻態時,可以保留舊數據...
    發表于 10-11 10:43 ? 144次 閱讀
    SN74ABT162841 具有三態輸出的 20 位總線接口 D 類鎖存器

    SN74ALVTH16821 具有三態輸出的 2.5V/3.3V 20 位總線接口觸發器

    'ALVTH16821器件是20位總線接口觸發器,具有3態輸出,設計用于2.5 V或3.3 VVCC操作,但能夠為5 V系統環境提供TTL接口。 這些器件可用作兩個10位觸發器或一個20位觸發器。 20位觸發器是邊沿觸發的D型觸發器。在時鐘(CLK)的正跳變時,觸發器存儲在D輸入端設置的邏輯電平。 緩沖輸出使能(OE \)輸入可用于將10個輸出置于正常邏輯狀態(高電平或低電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯著驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE \不會影響觸發器的內部操作。當輸出處于高阻態時,可以保留舊數據或輸入新數據。 當VCC介于0和1.2 V之間時,器件在上電或斷電期間處于高阻態。但是,為了確保1.2 V以上的高阻態,OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 提供有源總線保持電路,用于保持有效邏輯電平的未使用或浮動數據輸入。 SN54ALVTH16821的特點是可在-55°C至125°C的整個軍用溫度范圍內工作。 SN74ALVTH16821的工作溫度范圍為-40&de...
    發表于 10-11 10:35 ? 52次 閱讀
    SN74ALVTH16821 具有三態輸出的 2.5V/3.3V 20 位總線接口觸發器

    SN74ALVTH16374 具有三態輸出的 2.5V/3.3V 16 位邊沿 D 類觸發器

    'ALVTH16374器件是16位邊沿觸發D型觸發器,具有3態輸出,設計用于2.5V或3.3VV < sub> CC 操作,但能夠為5 V系統環境提供TTL接口。這些器件特別適用于實現緩沖寄存器,I /O端口,雙向總線驅動器和工作寄存器。 這些器件可用作兩個8位觸發器或一個16位翻轉器。翻牌。在時鐘(CLK)的正跳變時,觸發器存儲在數據(D)輸入處設置的邏輯電平。 緩沖輸出使能(OE)輸入可用于將8個輸出置于正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯著驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE不影響觸發器的內部操作。當輸出處于高阻態時,可以保留舊數據或輸入新數據。 提供有源總線保持電路,用于保持有效邏輯電平的未使用或浮動數據輸入。 /p> 當VCC介于0和1.2 V之間時,器件在上電或斷電期間處于高阻態。但是,為了確保1.2 V以上的高阻態,OE應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 SN54ALVTH16374的特點是在-55°C至125°C的整個軍用溫度...
    發表于 10-11 10:31 ? 63次 閱讀
    SN74ALVTH16374 具有三態輸出的 2.5V/3.3V 16 位邊沿 D 類觸發器

    SN74ABTH16823 具有三態輸出的 18 位總線接口觸發器

    這些18位觸發器具有3態輸出,專為驅動高電容或相對低阻抗負載而設計。它們特別適用于實現更寬的緩沖寄存器,I /O端口,帶奇偶校驗的雙向總線驅動器和工作寄存器。 'ABTH16823可用作兩個9位觸發器或一個18位觸發器。當時鐘使能(CLKEN \)輸入為低電平時,D型觸發器在時鐘的低到高轉換時輸入數據。將CLKEN \置為高電平會禁用時鐘緩沖器,鎖存輸出。將清零(CLR \)輸入置為低電平會使Q輸出變為低電平,與時鐘無關。 緩沖輸出使能(OE \)輸入可用于將9個輸出置于正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯著驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE \不會影響觸發器的內部操作。當輸出處于高阻態時,可以保留舊數據或輸入新數據。 當VCC介于0和2.1 V之間時,器件在上電或斷電期間處于高阻態。但是,為了確保2.1 V以上的高阻態,OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 提供有源總線保持電路,用于保持有效邏輯電平的未使用或浮動數據輸入。 ...
    發表于 10-10 17:15 ? 135次 閱讀
    SN74ABTH16823 具有三態輸出的 18 位總線接口觸發器

    SN74AHCT16373 具有三態輸出的 16 位透明 D 類鎖存器

    SNxAHCT16373器件是16位透明D型鎖存器,具有3態輸出,專為驅動高電容或相對低阻抗負載而設計。它們特別適用于實現緩沖寄存器,I /O端口,雙向總線驅動器和工作寄存器。 特性 德州儀器Widebus™系列的成員 EPIC™(增強型高性能注入CMOS)工藝 輸入兼容TTL電壓 分布式VCC和GND引腳最大限度地提高高速 開關噪聲 流通式架構優化PCB布局 每個JESD的閂鎖性能超過250 mA 17 ESD保護每個MIL-STD超過2000 V- 883, 方法3015;使用機器型號超過200 V(C = 200 pF,R = 0) 封裝選項包括: 塑料收縮小外形(DL)封裝 < li>薄收縮小外形(DGG)封裝 薄超小外形(DGV)封裝 80-mil精細間距陶瓷扁平(WD)封裝 25密耳的中心間距 參數 與其它產品相比 D 類鎖存器   ...
    發表于 10-10 16:23 ? 121次 閱讀
    SN74AHCT16373 具有三態輸出的 16 位透明 D 類鎖存器
    局长含着人妻的一对高耸